Відділи
Відділ теорії керуючих систем та лабораторія дискретної математики та прикладної алгебри
Іванов Дмитро Євгенійович
к.т.н., доцент, старший науковий співробітник відділу теорії керуючих систем
Детальніше
Іванова Ганна Олександрівна
Молодший науковий співробітник відділу теорії керуючих систем
Детальніше
Сапунов Сергій Валерійович
к.ф.-м.н., науковий співробітник, відділ Теорії керуючих систем
Детальніше
-
Д.Е. Иванов Генетический подход проверки эквивалентности последовательностных схемПід час проектування сучасних цифрових пристроїв перед розробником часто постає проблема верифікації еквівалентності двох схем Це пов’язано, перед усім, із використанням різноманітних оптимізуючих процедур. В даній статі запропоновано алгоритм рішення такої задачі, заснований на генетичному програмуванні. Наведено результати машинних експериментів на схемах ISCAS-89, що доводять ефективність запропонованого підходу.
Скачати у форматі PDF -
Д.Е. Иванов Параллельный генетический алгоритм верификации эквивалентности цифровых схем для двухядерных системВерификация эквивалентности цифровых схем – одна из центральных задач технической диагностики. В статье предлагается модификация предложенного авторами ранее алгоритма верификации для двухядерных систем. Параллельная версия алгоритма позволяет существенно увеличить загрузку ядер процессора и, следовательно, повысить скорость работы. Проведенные эксперименты показывают ускорение работы в среднем в 1.87 раза для контрольных схем из каталога ISCAS-89.
Скачати у форматі PDF -
Skobtsov Y.A., El-Khatib A.I., Ivanov D.E. Distributed Fault Simulation and Genetic Test Generation of Digital CircuitsFault simulation is on of the most highly compute-intensive task in the technical diagnostics. One of the ways to speed-up this process is a parallelization on the calculation cluster. In this paper a distributed algorithm for fault simulation of digital circuits is presented. It is based on the well-known «master-slave» approach in which one processor is nominating as a master and rules all calculation on the all slave’s processors. To reach the maximal utilization of the processors in the cluster it is used schema with static fault list partitioning.
Скачати у форматі PDF -
D.E. Ivanov Parallele Fault Simulation on multi-core ProcessorsВ статті пропонується алгоритм моделювання цифрових схем з пошкодженнями, який розраховано на використання в обчислювальних системах з багатоядерними процесорами. Даний алгоритм є адаптацією для багатоядерних систем розподіленого алгоритму моделювання цифрових схем з пошкодженнями, який було запропоновано авторами раніше. Даний алгоритм використовує багатопотокове виконання. Алгоритм базується на вже відомому підході “хазяїн-працівник”, при якому один виконавчий потік призначається головним та слідкує за розподіленням обчислень по ядрах процесору. Для підвищення коефіцієнтів завантаження ядер процесору ми використовуємо схему з розбиванням списку пошкоджень. Обчислювальні експерименти, що були проведені, показують збільшення коефіцієнту прискорення процесу моделювання до 3,44 разів на системах з чотириядерним процесором.
Ключові слова: цифрова схема, послідовністна схема, моделювання з пошкодженнями, паралельне моделювання, багатоядерний процесор, виконавчий потік.
Скачати у форматі PDF
